FPGA Forward Error Correction procesor HB14/002
Hardware desky FEC procesoru je univerzálně navržen pro realizaci FEC dekodérů (Viterbi, Turbo, LDPC Trellis). Obsahuje FPGA řady Xilinx Spartan6 a několik asynchronních pamětí 4Mbit pro ukládání matic řešených soustav, vektorů dat, paritních matic apod. Blokové schéma desky a příklad konfigurace pro realizaci Viterbi dekodérů jsou na následujících obr.